Projects
CAD & SoC Design Laboratory
Projects
| 선단 노드에서의 회로 설계 최적화 및 편의를 위한 Dummy fill 방법론 개선 | |
|---|---|
| 연구기간 | 2023.03.01 - 2026.02.28 |
| 기관 | Samsung Electronics Co.,Ltd. |
| 선단 노드에서의 회로 설계 최적화 및 편의를 위한 Dummy fill 방법론 개선 | |
|---|---|
| 연구기간 | 2023.03.01 - 2026.02.28 |
| 기관 | Samsung Electronics Co.,Ltd. |
CAD & SoC Design Laboratory
Science Building II (308, 402), 77 Cheongam-Ro. Nam-Gu. Pohang. Gyeongbuk. Korea 37673