Projects
CAD & SoC Design Laboratory
Projects
| 시스템 수준 포함의 하드웨어 합성 | |
|---|---|
| 연구기간 | 2007.09.01 - 2009.08.31 |
| 기관 | 산업자원부 |
| 시스템 수준 포함의 하드웨어 합성 | |
|---|---|
| 연구기간 | 2007.09.01 - 2009.08.31 |
| 기관 | 산업자원부 |
CAD & SoC Design Laboratory
Science Building II (308, 402), 77 Cheongam-Ro. Nam-Gu. Pohang. Gyeongbuk. Korea 37673