Projects
CAD & SoC Design Laboratory
Projects
| MTCMOS에 발생하는 noise 해석 및 virtual ground 회로의 최적화 | |
|---|---|
| 연구기간 | 2003.03.01 - 2004.02.28 |
| 기관 | Samsung Electronics Co.,Ltd. |
| MTCMOS에 발생하는 noise 해석 및 virtual ground 회로의 최적화 | |
|---|---|
| 연구기간 | 2003.03.01 - 2004.02.28 |
| 기관 | Samsung Electronics Co.,Ltd. |
CAD & SoC Design Laboratory
Science Building II (308, 402), 77 Cheongam-Ro. Nam-Gu. Pohang. Gyeongbuk. Korea 37673