HOME
LOGIN
SITEMAP
CONTACT US
Facebook link
INTRODUCTION
CSDL
Contact us
RESEARCH
Topic & Info
Projects
ADVISOR
MEMBERS
Current member
Alumni
PUBLICATIONS
CLASS
NEWS
Laboratory news
Alumni News
BBS
PHOTOS
LINKS
Home
Login
Introduction
CSDL
Contact us
Research
Topic & Info
Projects
Advisor
Advisor
Members
Current member
Alumni
Publications
Publications
Class
Class
News
Laboratory news
Alumni News
BBS
Photos
Photos
Links
Links
Projects
CAD & SoC Design Laboratory
RESEARCH
INTRODUCTION
RESEARCH
ADVISOR
MEMBERS
PUBLICATIONS
CLASS
NEWS
PHOTOS
LINKS
Projects
Projects
Young Hwan Kim
Seokhyeong Kang
전체
Current
Finished
Total 93건
4 페이지
Finished
48
고속 구동 회로 및 파형 발생기 개발
LG Electronics
2003.03.01 - 2003.12.01
47
UDSM 및 SoC 설계 환경에서의 타이밍 검증에 대한 연구
Hynix Semiconductor
2002.12.01 - 2003.11.30
46
효율적인 IR Drop 계산방법에 관한 연구
ACAD
2001.07.01 - 2003.06.30
45
신구조 구동 방식 및 고속 구동 파형 개발
LG Electronics
2001.03.01 - 2002.02.28
44
차세대 UDSM SoC 시스템의 power distribution network에서 발생하는 noise에 대한 연구
Samsung Electronics Co.,Ltd.
2002.03.01 - 2003.02.28
43
Post layout 단계의 clock tree analyzer 개발
Hynix Semiconductor
2001.12.01 - 2002.11.30
42
VERILOG로 설계한 RTL 시스템의 전력 소모 예측에 관한 연구
Samsung Electronics Co.,Ltd.
2001.03.01 - 2002.02.28
41
고성능 PDP 구동회로 개발
LG Electronics
2001.03.01 - 2002.02.28
40
비디오 post-processing 및 arbitrary scaler ASIC 블록설계
Innoplux
2001.06.01 - 2001.12.30
39
SOC 설계를 위한 IP의 타이밍 modeling 연구
Hynix Semiconductor
2000.11.01 - 2001.10.31
38
Hierarchical Power/Delay Estimation/Optimization Techniques for High-Speed/Low-Power Information Equipment Designs
Hyundai Semiconductor
1997.07.01 - 2001.06.30
37
IP를 재사용하기 위한 타이밍 검증연구
ETRI
2000.08.01 - 2001.06.30
36
Soft IP를 재사용하기 위한 타이밍 검증연구
ETRI
2000.08.01 - 2001.06.30
35
RTL Data Path 및 Controller의 통합 전력 소모 예측에 관한 연구
Samsung Electronics Co.,Ltd.
2000.03.01 - 2001.02.28
34
TL Data Path 및 Controller의 통합 전력 소모 예측에 관한 연구
Samsung Electronics Co.,Ltd.
2000.03.01 - 2001.02.28
게시물 검색
검색대상
제목
내용
제목+내용
회원아이디
회원아이디(코)
글쓴이
글쓴이(코)
검색어
필수
검색
처음
1
페이지
2
페이지
3
페이지
열린
4
페이지
5
페이지
6
페이지
7
페이지
맨끝
상단으로