Projects
CAD & SoC Design Laboratory
Projects
| UDSM 및 SoC 설계 환경에서의 타이밍 검증에 대한 연구 | |
|---|---|
| 연구기간 | 2002.12.01 - 2003.11.30 |
| 기관 | Hynix Semiconductor |
| UDSM 및 SoC 설계 환경에서의 타이밍 검증에 대한 연구 | |
|---|---|
| 연구기간 | 2002.12.01 - 2003.11.30 |
| 기관 | Hynix Semiconductor |
CAD & SoC Design Laboratory
Science Building II (308, 402), 77 Cheongam-Ro. Nam-Gu. Pohang. Gyeongbuk. Korea 37673