Projects
CAD & SoC Design Laboratory
Projects
| Hierarchical Timing 검증기 개발 | |
|---|---|
| 연구기간 | 1993.02.01 - 1993.11.30 |
| 기관 | 한국전자통신연구원 |
| Hierarchical Timing 검증기 개발 | |
|---|---|
| 연구기간 | 1993.02.01 - 1993.11.30 |
| 기관 | 한국전자통신연구원 |
CAD & SoC Design Laboratory
Science Building II (308, 402), 77 Cheongam-Ro. Nam-Gu. Pohang. Gyeongbuk. Korea 37673