HOME
LOGIN
SITEMAP
CONTACT US
Facebook link
INTRODUCTION
CSDL
Contact us
RESEARCH
Topic & Info
Projects
ADVISOR
MEMBERS
Current member
Alumni
PUBLICATIONS
CLASS
NEWS
Laboratory news
Alumni News
BBS
PHOTOS
LINKS
Home
Login
Introduction
CSDL
Contact us
Research
Topic & Info
Projects
Advisor
Advisor
Members
Current member
Alumni
Publications
Publications
Class
Class
News
Laboratory news
Alumni News
BBS
Photos
Photos
Links
Links
Projects
CAD & SoC Design Laboratory
RESEARCH
INTRODUCTION
RESEARCH
ADVISOR
MEMBERS
PUBLICATIONS
CLASS
NEWS
PHOTOS
LINKS
Projects
Projects
Young Hwan Kim
Seokhyeong Kang
전체
Current
열린 분류
Finished
Total 93건
7 페이지
Finished
3
Gate-Level Timing Verifier의 개발
한국전자통신연구원
1989.07.29 - 1990.07.28
2
MOS 초집적 회로 해석용 시뮬레이터의 개발
포항공과대학교
1989.03.01 - 1990.02.28
1
Block Matching 성능 향상을 위한 Image Segmentation 알고리즘 개발 및 하드웨어 구현
LG Display
1970.01.01 - 1970.01.01
목록
게시물 검색
검색대상
제목
내용
제목+내용
회원아이디
회원아이디(코)
글쓴이
글쓴이(코)
검색어
필수
검색
처음
1
페이지
2
페이지
3
페이지
4
페이지
5
페이지
6
페이지
열린
7
페이지
상단으로