Gate-Level Timing Verifier의 개발 > Projects | 포항공대 CSDL

Projects

CAD & SoC Design Laboratory

RESEARCH
- INTRODUCTION
- RESEARCH
- ADVISOR
- MEMBERS
- PUBLICATIONS
- CLASS
- NEWS
- PHOTOS
- LINKS
Projects

Projects

Gate-Level Timing Verifier의 개발
연구기간	1989.07.29 - 1990.07.28
기관	한국전자통신연구원

목록