미세공정에 따른 interconnect 노이즈 효과를 고려한 검증 방법론 연구 > Projects | 포항공대 CSDL

Projects

CAD & SoC Design Laboratory

RESEARCH
- INTRODUCTION
- RESEARCH
- ADVISOR
- MEMBERS
- PUBLICATIONS
- CLASS
- NEWS
- PHOTOS
- LINKS
Projects

Projects

미세공정에 따른 interconnect 노이즈 효과를 고려한 검증 방법론 연구
연구기간	2012.07.01 - 2014.06.30
기관	SK Hynix Inc.

검색

목록