| 16 bit x 16 bit 승산기의 설계 trade-offs | |
|---|---|
| Author | 이동학, 김영환 |
| Journal | Proceedings of IEEE Korea Section Electron Devices Conference |
| Impact factor | Vol. 10, No. 1, pp. 71-74 |
| Year | Jun. 1992 |
| Category | |
| Link |
http://www.dbpia.co.kr/view/ar_view.asp?arid=382388
255회 연결
|
. |
|
- 이전글Mixed-Level Timing 검증기 개발 18.12.27
- 다음글확장 가능하고 power-efficient한 2-D IDCT processor 구조의 제안 18.12.27
