Symmetric Differential Dynamic Logic을 이용한 Power Analysis Attack에 대한 회로 수준 대응 방법 Author 이재운, 이종석, 김영환 Journal 대한전자공학회 SoC 설계연구회학술발표회논문집 Impact factor pp. 106-111 Year May. 15, 2004 Category . 목록 이전글MTCMOS 회로의 노이즈 제약에 따른 CCS 셀 최적화 18.12.27 다음글GATE-LEVEL TIMING VERIFIER의 개발 18.12.27