타이밍 수율 향상을 위한 Dual mode element 플립플롭 > Domestic | 포항공대 CSDL

Domestic

CAD & SoC Design Laboratory

PUBLICATIONS
- INTRODUCTION
- RESEARCH
- ADVISOR
- MEMBERS
- PUBLICATIONS
- CLASS
- NEWS
- PHOTOS
- LINKS
Domestic

Domestic

타이밍 수율 향상을 위한 Dual mode element 플립플롭
Author	현준호, 황은주, 김영환
Journal	대한전자공학회 SoC 설계연구회학술발표회논문집, 인하대학교
Impact factor	pp. 44-47
Year	May. 1, 2010
Category
.

목록

이전글양방향 화소값 변환을 사용한 백라이트 디밍 시스템 18.12.27
다음글특징의 가우시안 분포 특성을 이용한 고속기계학습방법 18.12.27