| Gate-Level Delay/Leakage의 통계적 분석에 LER과 RDF가 미치는 영향분석 | |
|---|---|
| Author | 김재훈, 김욱, 김영환 |
| Journal | 대한전자공학회 SoC 설계연구회학술발표회논문집, 전북대학교 |
| Impact factor | pp. 324-327 |
| Year | May. 16, 2009 |
| Category | |
| Link |
http://dbpia.co.kr/view/ar_view.asp?arid=1229264
200회 연결
|
. |
|
Domestic
CAD & SoC Design Laboratory
Domestic
CAD & SoC Design Laboratory
Science Building II (308, 402), 77 Cheongam-Ro. Nam-Gu. Pohang. Gyeongbuk. Korea 37673TEL : +82-54-279-5587 l E-mail : shkang@postech.ac.kr
개인정보취급처리방침 COPYRIGHT ⓒ2018 CSDL. ALL RIGHT RESERVED.