Domestic
CAD & SoC Design Laboratory

Domestic

Total 28건 1 페이지
2009~2000
28 Assessment of Using the Statistical Timing Analysis Software for the VLSI Design at the Macro Level H. G. Yang, W. Kim, and Y. H. Kim International SoC Design Conference (ISOCC) 2008, Busan, Korea , Nov. 24~25, 2008 , Vol. 2, pp. II-187-II-190
27 하드웨어와 소프트웨어의 통합된 전력 소모 예측 기법 김욱, 김영환 대한전자공학회 SoC 설계연구회학술발표회논문집 , May. 2005 , pp. 1-6
26 MTCMOS 회로의 노이즈 제약에 따른 CCS 셀 최적화 박현수, 차홍파, 김영환 대한전자공학회 SoC 설계연구회학술발표회논문집 , May. 15, 2004 , pp. 251-256
25 Symmetric Differential Dynamic Logic을 이용한 Power Analysis Attack에 대한 회로 수준 대응 방법 이재운, 이종석, 김영환 대한전자공학회 SoC 설계연구회학술발표회논문집 , May. 15, 2004 , pp. 106-111
24 Synthesizable RTL Macro를 위한 Power 모델링 방법 김양효, 도경태, 김영환 대한전자공학회 SoC 설계연구회학술발표회논문집 , May. 15, 2004 , pp. 227-232
23 유연성 있는 플라스마 디스플레이 패널 제어기 설계 조소위, 이종석, 김영환 대한전자공학회 SoC 설계연구회학술발표회논문집 , May. 15, 2004 , pp. 113-117
22 On-chip Inductance를 고려한 RLC Power Distribution Network의 Noise Analysis 이봉현, 박현수, 차홍파, 김영환 10th 한국반도체학술대회 , Feb. 2003
21 Advanced Black Box Timing Model for Latch-Synchronized IPs Kyung Tae Do, Haeng Sun Son and Young Hwan Kim SOC Design Conference , Oct. 2002
20  [IEEE Award] Memory Modeling for Power Estimation at Register Transfer Level SOC Design Conference , Oct. 2002
19 Pass-Transistor Logic 합성을 위한 FBDD Minimization Algorithm 배태일, 김영환 SOC Design Conference , Oct. 2002
18 IR Drop 해석을 위한 회로 축소 기법의 성능 개선 구종은, 최정연, 김영환 한전자공학회 CAD 및 VLSI 설계연구회학술발표회논문집 , May. 2002 , pp. 276-280
17 Power Estimation of the Clock Network at Register Transfer Level Jung Yun Choi and Young Hwan Kim 한전자공학회 CAD 및 VLSI 설계연구회학술발표회논문집 , May. 2002 , pp. 271-275
16 래치 동기 시스템을 위한 Advanced Black-Box 타이밍 모델 도경태, 손행선, 김영환 대한전자공학회 CAD 및 VLSI 설계연구회학술발표회논문집 , May. 2002 , pp. 252-258
15 Power Modeling of Parameterized Designs at Register Transfer Level Jung Yun Choi and Young Hwan Kim SOC Design Conference , Nov. 2001 , pp. 629-632
14 Power Modeling을 위한 메모리의 구조 연구 차홍파, 김영환 SOC Design Conference , Nov. 2001 , pp. 752-755
게시물 검색